计算机组成原理
要求：
独立完成，下面已将五组题目列出，任选一组进行作答，每人只答一组题目，多答无效，满分100分；
二、答题步骤：
使用A4纸打印学院指定答题纸（答题纸请详见附件）；
在答题纸上使用黑色水笔按题目要求手写作答；答题纸上全部信息要求手写，包括学号、姓名等基本信息和答题内容，请写明题型、题号；
三、提交方式：请将作答完成后的整页答题纸以图片形式依次粘贴在一个Word
文档中上传（只粘贴部分内容的图片不给分），图片请保持正向、清晰；
完成的作业应另存为保存类型是“Word97-2003”提交;
上传文件命名为“中心-学号-姓名-科目.doc”;
文件容量大小：不得超过20MB。
提示：未按要求作答题目的作业及雷同作业，成绩以0分记！
题目如下：
第一组：
一、计算题（共50分）
某计算机系统的内存储器由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns，已知在一段给定的时间内，CPU共访问内存4500次，其中访问340次内存。问：（30分）
Cache的命中率是多少？
CPU访问内存的平均时间是多少ns?
Cache/主存系统的效率是多少？
2、某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ，求总线带宽是多少？（20分）
二、分析题（30分）
1、某机器的中断系统采用一级链路排队，优先级别由设备距CPU的物理位置决定（近高远低），如图所示。DVC0是扫描仪，DVC1是打印机。如在某一时刻，扫描仪和打印机均产生一个事件，试问IRQ线上的请求是由谁发出的？为什么？这个结论成立吗？
三、论述题（20分）
1、什么是闪速存储器？它有哪些特点？
第二组：
一、分析题（每题30分，共60分）
如图所示，用快表（页表）的徐地址转换条件，快表放在相联存储器中，其容量为8个存储单元，问：
CPU按虚地址1去访问主存时主存的实地址码是多少？
当CPU按虚地址2去访问主存时主存的实地址码是多少？
当CPU按虚地址3去访问主存时主存的实地址码是多少？
页号 页在主存中的起始地址
33 42000
25 34000
7 96000
6 60000
4 40000
15 80000
5 50000
30 70000 虚拟地址 页号 页内地址
1 15 0324
2 7 0128
3 48 0516 2、某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，采用四种寻址方式（立即、直接、基址、相对）设计指令格式。
二、论述题（20分）
1、总线的一次信息传递过程大致分为哪几个阶段？若采用同步定时协议，请画出读数据的时序图来说明。
三、计算题（20分）
1、假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0，1，2，4，2，3，0，2，1，3，2。用列表法求采用LRU替换策略时的命中率。（计算题；分值：20%）
奥鹏作业答案请进open5.net或请联系QQ/微信：18866732
第三组：
论述题（20分）
什么是高速缓冲存储器？在计算机系统中它是如何发挥作用的？
分析题（每小题30分，共60分）
、指令格式结构如下，试分析指令格式以及寻址方式特点。
15 1074 30
源寄存器 变址寄存器
位移量（16位）
试推导磁盘存储器读写一块信息所需总时间的公式。
三、计算题（20分）
假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。
第四组：
一、计算题（共50分）
1、将十进制数20.59375转换成32位浮点数的二进制格式来存储。（20分）
2、CPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存是250ns，求Cache/主存系统的效率和平均访问时间。（30分）
二、论述题（30分）
1、简要说明程序中断方式中，（中断屏蔽触发器）IM,（中断请求触发器）IR,（允许中断触发器）EI,（准备就绪触发器）RD,（工作触发器）BS五个触发器的作用。
分析题（20分）
、流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种数据类型的相关。
（1）11 LAD R1,A; M(A)àR1,M(A)是存储器单元
12ADD R2,R1;(R2)+(R1)àR2
（2）13 Add R3,R4; (R3)+(R4)àR3
14MUL R4,R5;(R4)×(R5)àR4
（3）15 LAD R6,B; M(B)àR6,M(B)是存储器单元
16MUL R6,R7;(R6)×(R7)àR6
第五组：
一、论述题（20分）
简述计算机运算器部件的主要功能。
二、计算题（共80分）
1、CPU执行一段时间后，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存取周期为40ns，主存的存取周期为240ns。试求Cache/主存系统的效率，平均访问时间以及命中率。（30分）
2、有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构），够成，存储器读/写周期为500ns。试问：（20分）
（1）需要多少DRAM芯片？
（2）采用异步刷新方式，如果单元刷新间隔不超过2mn，则刷新信号周期是多少？
（3）如果采用集中式刷新，存储器刷新一遍最少需要多少时间？
3、主存容量为4MB,虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？（30分）