《数字信号处理器原理及应用》在线平时作业1
试卷总分:100 得分:100
一、单选题 (共 10 道试题,共 50 分)
1.CAN 总线通信速率最高达
A.100Mbps
B.115200bps
C.9600bps
D.1Mbps
2.发送和接收缓冲器使用两个FIFOs
A.32 x 32
B.16×16
C.64 x 64
D.16×32
3.如果不明原因使CPU进入死循环，而不进行看门狗复位，看门狗将产生一个 信号
A.警告
B.错误
C.提示
D.复位
4.TMS320F2812的串口SCI的数据帧包括 个起始位
A.2
B.1
C.0
D.1.5
5.当总线处于空闲状态时呈
A.隐性电平
B.显性电平
C.高电平
D.低电平
6.TMS320F2812的串口支持 级接收和发送FIFO
A.8
B.16
C.32
D.64
7.TMS320C28X系列DSP的特点不包括（）
A.精度高
B.速度快
C.集成度高
D.低功耗
8.当XPLLDIS为 时，系统直接采用外部时钟或外部晶振直接作为系统时钟
A.高电平
B.低电平
C.高阻
D.悬空
9.每个数据帧由 组成
A.最多8 个字节
B.最少8 个字节
C.最多16 个字节
D.最少16 个字节
10.当使用正弦调整时，PWM产生的交流电机的电流对称PWM信号与非对称的PWM信号相比
A.非对称PWM信号小
B.一样大
C.对称PWM信号小
D.不确定
二、判断题 (共 10 道试题,共 50 分)
11.可屏蔽中断的响应过程实质上就是中断的产生、使能到处理的过程。
12.定时器的时钟源可以取自外部输入信号（TCLKIN），QEP单元，内部时钟或者看门狗时钟。
13.当采用双电源器件芯片设计系统时，需要考虑系统上电或掉电操奥鹏作业答案请进open5.net或请联系QQ/微信：18866732作过程中内核和IO供电的相对电压和上电次序。
14.浮点DSP将数据路径分为尾数和指数两部分
15.模数转换模块ADC排序器由两个独立的8状态排序器 (SEQ1和SEQ2)构成，这两个排序器还可以级联构成一个16状态的排序器 (SEQ)。
16.在实际系统设计过程中，一般采用等于 3.3V 电压的外部单电源供电，然后经过系统内
部转换后为系统提供各种需要的电压。
17.当通用定时器选择内部时钟时，计算定时器的周期时必须考虑低速外设时钟预定标寄存器的设置。
18.DSP采用哈佛结构，内部有两条总线，即数据总线和控制总线。
19.GPX_MUX寄存器用来选择281x处理器多功能复用引脚的操作模式，各引脚可以独立的配置在GPIO模式或者是外设专用功能模式。
20.F2812处理器提供两个SCI接口，为可以独立的操作实现半双工通信，或者同时操作实现全双工通信